1. 从“搬砖”到“就地处理”存内计算的本质与商业曙光最近几年芯片圈里一个词的热度越来越高那就是“存内计算”。乍一听这词儿有点技术黑话的味道但它的核心思想其实非常朴素让数据在存储的地方直接完成计算而不是像传统计算机那样先把数据从内存“搬”到处理器算完再“搬”回去。你可以把它想象成在仓库里直接分拣、打包货物而不是把所有货物都先运到远处的加工厂处理完再运回仓库。这个看似简单的逻辑转变正在成为突破当前计算瓶颈、点燃下一代智能应用的关键火种。我们正处在一个数据爆炸的时代尤其是人工智能的浪潮对算力的渴求近乎贪婪。但传统的冯·诺依曼架构遇到了一个根本性的“墙”——“内存墙”和“功耗墙”。数据在内存和处理器之间来回搬运就像一条日益拥堵的高速公路不仅速度慢带宽限制而且极其耗能搬运数据本身消耗的能量可能远超计算本身。当AI模型动辄千亿参数需要反复读取海量权重和数据时这种“搬砖”式的计算模式就成了最大的性能瓶颈和能耗黑洞。存内计算就是为了拆掉这堵墙而生的。它不是一个单一的技术而是一系列技术的集合目标都是实现“存储即计算”。这不仅仅是学术界的纸上谈兵从谷歌的TPU、特斯拉的Dojo芯片中我们都能看到类似思想的影子而更底层的、基于新型存储器如RRAM、MRAM、PCM的存内计算芯片正从实验室快步走向商业化的十字路口。这篇文章我想结合一线的观察和思考聊聊存内计算技术商业化落地到底走到了哪一步面前又横亘着哪些必须翻越的崇山峻岭。无论你是芯片设计工程师、AI算法研究者还是关注硬科技投资的从业者理解这场正在发生的底层计算革命都至关重要。2. 存内计算的技术谱系与商业化路径解析存内计算并非一个铁板一块的概念根据其实现原理、器件基础和应用目标可以划分出不同的技术路线。理解这些路线的差异是判断其商业化前景的第一步。2.1 数字存内计算 vs. 模拟存内计算两条截然不同的道路目前主流的技术路径大致可以分为两类数字存内计算和模拟存内计算。它们的区别就像用算盘算账和用计算器算账。数字存内计算更像是对传统计算架构的“微创手术”。它通常在SRAM这类易失性存储器中嵌入定制的数字计算逻辑如乘法累加单元。数据仍然以“0”和“1”的二进制数字形式存在和参与运算。它的优势是精度高、设计方法相对成熟、与现有芯片设计工具链兼容性好。你可以把它理解为在内存阵列的旁边或内部建了一些小型、专用的“计算车间”。一些初创公司和学术机构展示的存内计算AI加速芯片常采用这种思路。它的商业化路径相对清晰可以针对特定的AI算子如卷积、矩阵乘进行极致优化率先在端侧手机、物联网设备的轻量级AI推理场景落地解决能效比问题。注意数字存内计算虽然降低了数据搬运开销但本质上没有改变数字电路的基本原理其能效提升有天花板。并且在SRAM中嵌入大量计算逻辑会显著增加芯片面积成本这是一个需要权衡的关键。模拟存内计算则是一场更激进的“物理革命”。它利用新型非易失性存储器如阻变存储器RRAM、相变存储器PCM、磁存储器MRAM的物理特性如电阻值来直接表示和计算数据。例如利用欧姆定律和基尔霍夫定律一次模拟操作就能完成整个向量-矩阵乘法。它的核心魅力在于超高的计算并行度和理论上极致的能效因为计算是在模拟域通过物理定律瞬间完成的。这就像是直接利用仓库货物本身的重量、体积等物理属性来完成分类和统计完全跳过了“计数”这个数字过程。然而模拟存内计算的挑战巨大精度受器件非理想特性如噪声、漂移、不一致性影响严重需要全新的芯片设计、仿真和测试工具链对电路设计如数模转换器ADC的要求极高。它的商业化道路更漫长但潜力也更大是突破终极能效比、实现超大规模类脑计算的可能方向。2.2 近存计算当前商业化进程中的“务实派”在纯粹的“存内计算”完全成熟之前一个重要的过渡形态——近存计算——正在大规模商业化应用中扮演关键角色。近存计算没有追求存储单元本身具备计算功能而是通过2.5D/3D先进封装技术如硅中介层、TSV硅通孔将计算核心如AI加速器与高带宽存储器如HBM紧密地封装在一起。这样做极大地缩短了数据搬运的物理距离和路径显著提升了带宽、降低了延迟和功耗。英伟达的GPUHBM组合、各种AI训练芯片本质上都是近存计算的胜利。它虽然不是理论上的终极形态但却是在现有技术条件下解决“内存墙”问题最有效、最快速的工程化方案。对于商业化而言近存计算已经证明了其巨大的市场价值并为存内计算的上游产业链如先进封装、高带宽内存奠定了坚实的基础。2.3 商业化落地的典型场景与产品形态存内计算技术不会一夜之间取代所有处理器。它的商业化是渐进式的从特定场景切入端侧AI推理芯片这是数字存内计算当前最热门的赛道。智能手机、智能手表、AR/VR眼镜、智能摄像头等设备对低功耗、实时AI处理如人脸识别、图像增强、语音唤醒有刚性需求。存内计算芯片能以极低的功耗完成这些任务延长设备续航。产品形态通常是集成在SoC中的一个专用IP核或一颗独立的协处理器。边缘AI加速模组在工业检测、自动驾驶传感器、智慧城市网关等边缘侧需要对数据进行本地化实时处理同时面临严苛的功耗和散热约束。存内计算模组可以作为边缘服务器的加速卡专门处理视频流分析、传感器融合等计算密集型任务。数据中心定制化加速器对于超大规模数据中心某些负载固定的AI推理服务如推荐系统的向量检索、内容过滤可以采用基于模拟或数字存内计算的大规模阵列定制芯片实现远超GPU的能效比从而降低庞大的电费支出。谷歌等巨头正在此方向探索。新型智能传感器这是模拟存内计算一个颇具想象力的方向。将简单的存内计算单元与传感器如图像传感器、麦克风集成实现“感算一体”在数据产生的源头就完成预处理甚至初级识别只将有价值的信息上传极大减少数据传输量。这在物联网和军事领域有特殊价值。3. 核心技术挑战与工程化深水区存内计算从原理验证到规模商用中间隔着一条名为“工程化”的鸿沟。实验室里单个器件性能优异与做出一个稳定、可靠、可批量生产的芯片系统完全是两回事。3.1 器件非理想性模拟存内计算的“阿喀琉斯之踵”对于模拟存内计算最大的挑战来自于器件本身。理想中一个忆阻器RRAM的电阻值可以精确地、稳定地代表一个权重值。但现实是骨感的器件不一致性同一芯片上数百万甚至上亿个存储单元其初始电阻值、开关电压、电阻变化率都存在差异这会导致计算精度的系统性偏差。电导漂移器件在写入后其电阻值会随时间发生缓慢变化弛豫效应这意味着存储的权重会“自己变”今天训练好的模型明天精度可能就下降了。循环耐久性限制器件在反复擦写多次后性能会退化存在使用寿命问题。这对于需要频繁更新权重的训练场景是致命伤。读写噪声读写操作本身会引入随机噪声影响计算结果的准确性。应对这些挑战需要“电路-架构-算法”的协同设计电路层面设计更精妙的读写电路、纠偏电路、高精度ADC来补偿器件偏差。架构层面采用冗余设计、错误校正编码ECC、将高精度计算拆解到多个低精度单元上并行完成等策略。算法层面这是目前研究最活跃的领域。开发对硬件噪声不敏感的鲁棒性训练算法、在训练阶段就引入硬件非理想性的模型硬件感知训练让AI模型学会与不完美的硬件共舞。例如在训练时模拟器件的噪声和漂移让模型权重本身就具备一定的容错能力。3.2 精度与能效的权衡寻找最佳甜蜜点存内计算尤其是模拟存内计算永远面临一个根本性权衡计算精度 vs. 能源效率。精度要求越高就需要更稳定的器件、更复杂的校准电路、更高位数的ADC而这都会带来面积开销和功耗上升侵蚀掉存内计算带来的能效优势。商业化的关键不在于追求极致的理论能效或浮点精度而在于为目标应用找到“足够好”的精度和“最具竞争力”的能效的平衡点。例如对于8-bit整数量化就能满足要求的视觉分类任务一个能效比提升10-100倍但只支持4-bit计算的存内计算芯片可能比一个能效比只提升2倍但支持FP16精度的芯片更有商业价值。这要求芯片设计者必须与算法应用方深度绑定定义清晰的场景和精度需求。3.3 工具链与生态的缺失从“手工作坊”到“现代工业”传统的芯片设计拥有成熟且强大的EDA工具链Cadence, Synopsys, Mentor。但现有的工具几乎完全是为数字电路设计的无法有效模拟和仿真基于新型器件的模拟存内计算阵列。这就好比要用造汽车的自动化生产线去造飞机很多工序不得不回到“手工作坊”模式。开发一套全新的、覆盖从器件模型、电路仿真、架构评估到系统验证的全流程EDA工具是存内计算产业化的基础设施需要巨大的投入和漫长的周期。目前一些学术界开源框架如NeuroSim、MAGNet和初创公司自研的工具是主要支撑但离工业级强度还有距离。生态的另一个层面是软件栈。如何让主流的AI框架如PyTorch、TensorFlow能够方便地将模型编译、映射到存内计算芯片上如何提供易用的编程接口和编译器没有友好的软件生态再强大的硬件也无法被广大开发者所用。这需要芯片公司投入大量资源进行软件建设或与生态巨头合作。4. 从实验室到市场的跨越产业链与商业模式的考验技术突破只是故事的一半如何融入现有产业链并找到可持续的商业模式是存内计算公司必须回答的生存考题。4.1 制造与封测依赖尖端工艺与特色工艺存内计算芯片特别是涉及新型存储器的其制造非常复杂。数字存内计算通常希望采用最先进的CMOS工艺如5nm、3nm来获得更高的密度和能效但这意味着高昂的流片成本和与巨头竞争产能。模拟存内计算往往需要特色工艺。例如RRAM通常需要在标准CMOS产线的后端工序中增加几层特殊的薄膜沉积和刻蚀步骤。这要求芯片设计公司与晶圆厂Foundry进行深度合作甚至共同开发工艺设计套件PDK。目前全球仅有少数几家晶圆厂如台积电、联电、中芯国际具备或正在开发相关的非易失性存储器工艺平台。这种依赖使得产能和成本控制存在不确定性。封装测试同样面临挑战。高密度的模拟阵列可能对测试向量和测试方法提出新要求需要开发专用的测试方案这增加了测试时间和成本。4.2 商业模式IP授权、芯片销售还是定制服务存内计算公司的商业化路径大致有三种IP授权模式将设计好的存内计算核心IP授权给大型的SoC设计公司如手机AP厂商、汽车芯片厂商集成到他们的产品中。这种模式轻资产、扩张快但对IP的标准化、易集成性和生态支持要求极高且需要强大的客户关系和生态影响力。专用芯片ASIC销售模式自己设计、制造并销售完整的存内计算加速芯片或模组直接提供给终端客户如摄像头厂商、工业设备商。这种模式产品定义清晰价值捕获直接但需要承担从设计、流片到市场销售的全部风险和成本并直面市场竞争。定制化解决方案模式针对超大型客户如云服务商、车企的特定需求提供从芯片定制到算法优化的全栈解决方案。这种模式订单价值高技术壁垒深但客户数量少开发周期长且客户粘性取决于持续的服务能力。实操心得对于初创公司而言混合模式可能是更务实的选择。早期通过为1-2个标杆客户提供定制芯片或模组模式2或3打磨产品、验证市场、建立口碑。同时积极将经过验证的核心计算单元模块化为未来转向IP授权模式1做准备。关键在于必须选择一个足够垂直、痛点足够深的细分市场作为突破口证明存内计算不可替代的价值而不是泛泛地谈“比GPU能效高”。4.3 市场教育与客户认知跨越“创新者鸿沟”存内计算是一个颠覆性的新事物。传统的客户习惯于使用CPU、GPU他们有成熟的采购流程、评估标准和软件生态。向他们推销一种全新的计算架构教育成本极高。客户会问你的芯片能用CUDA吗支持TensorRT吗我的算法工程师需要重新学习吗故障了如何调试长期供应和升级有保障吗这些问题背后是客户对技术风险、迁移成本和供应链稳定性的深切担忧。因此存内计算公司不能只做一个硬件供应商必须同时成为解决方案的赋能者。这意味着需要提供完善的评估套件让客户能快速、直观地体验到性能与能效的提升。强大的软件工具链提供模型转换、量化、编译、调试的一站式工具尽可能降低客户的开发门槛。深度的技术支持团队与客户的算法工程师并肩工作帮助他们将模型迁移到新硬件上并优化性能。清晰的路线图与生态承诺让客户相信这是一项有长期生命力的技术。5. 未来展望并非替代而是融合与演进谈论存内计算的未来我们应避免“非此即彼”的替代论思维。更可能的图景是异构融合与分层计算。未来的计算系统将是一个精密的协作网络CPU作为通用的控制和管理中心。GPU/专用数字加速器处理高精度、复杂流程的计算任务。近存计算单元如HBM加速器处理需要极高带宽的密集型计算。存内计算单元数字或模拟作为高效的“计算过滤器”或“特征提取器”处理特定的、固定的、对能效极度敏感的计算模式如嵌入层查找、注意力机制中的部分操作。在这个体系中存内计算找到了自己最擅长的生态位。它的发展也将是双线的数字存内计算将继续沿着CMOS工艺缩放在端侧和边缘侧快速渗透解决确定性的能效问题模拟存内计算则需要在材料、器件和算法上取得更根本的突破瞄准那些对极致能效有需求、对低精度有一定容忍度的革命性应用如超大规模稀疏计算、类脑计算。我个人在实际的行业交流中感受到存内计算的热度背后是产业对“计算必须更高效”的集体焦虑与迫切期待。它已经走过了“原理验证”的萌芽期正处在“工程化突破”与“寻找杀手级应用”的攻坚期。这条路注定不会平坦充满了器件物理、电路设计、架构创新、软件生态和商业模式的复合型挑战。但可以确定的是任何能在其中一个关键环节取得实质性突破并成功将其与真实市场需求对接的团队都将在未来十年重塑计算格局的浪潮中占据一席之地。对于从业者而言现在正是深入理解其技术内核并思考如何将其与自身领域结合的最佳时机。