1. SDRAM控制器从物理时序到可编程接口的桥梁如果你曾经在嵌入式系统或者早期的PC硬件上做过底层开发那么SDRAM控制器SDRAMC对你来说绝对不是一个陌生的名词。它不像CPU那样站在聚光灯下也不像GPU那样引人注目但它却是整个系统稳定运行的“无名英雄”。简单来说SDRAM控制器就是处理器和SDRAM内存颗粒之间的“翻译官”和“交通警察”。处理器发出一个简单的“读取地址0x12345678数据”的请求到了SDRAM控制器这里就需要被翻译成一连串精确到纳秒级的电信号序列先激活ACT正确的存储体Bank和行Row等待特定的延迟tRCD再发送列Column地址再等待数据输出延迟tCL最后才能把数据取回来。这还没完控制器还得在后台默默地、周期性地对所有存储单元进行刷新Refresh以防数据因电容漏电而丢失。这个过程极其复杂且时序要求严苛如果让软件CPU直接通过操控GPIO来模拟这些时序不仅会耗尽CPU资源性能也惨不忍睹。因此一个硬件的、可编程的SDRAM控制器应运而生。它的核心价值在于将SDRAM物理器件的复杂、低级的时序操作抽象成一系列相对高级、可配置的寄存器操作和命令模式。开发者通过配置这些寄存器设定好内存的几何结构行/列地址位数、存储体数量、时序参数各种延迟和工作模式控制器就能在硬件层面自动、高效地完成所有底层操作。本文将以Freescale现NXP的MC9328MXS处理器中的SDRAM控制器为例深入其编程模型和操作模式。MC9328MXS是一款经典的基于ARM920T内核的嵌入式应用处理器其SDRAM控制器设计具有很好的代表性。我们将不仅仅停留在手册的翻译上而是结合我多年调试这类控制器的经验拆解其寄存器配置的每一个比特位的含义剖析各种操作模式下的时序图并分享在实际驱动开发和硬件调试中遇到的“坑”和应对技巧。无论你是正在为一块老开发板编写Bootloader还是在研究内存子系统的工作原理这篇文章都将为你提供从理论到实践的详细指南。2. SDRAM控制器编程模型深度解析编程模型简单说就是软件驱动与硬件控制器交互的“接口契约”。对于SDRAM控制器这个契约主要由一组内存映射的寄存器构成。通过读写这些寄存器我们告诉控制器SDRAM芯片的规格、期望的工作方式并触发特定的管理操作。MC9328MXS的SDRAM控制器编程模型包含几个关键寄存器其中两个具有特殊操作语义的寄存器值得我们首先关注。2.1 核心控制寄存器SDCTLx虽然输入资料中未直接列出SDCTLxSDRAM Control Register的位域详情但它是整个控制器的“大脑”是配置的起点。通常这类寄存器包含以下关键字段理解它们对后续所有操作都至关重要SREFR (Refresh Rate Control): 控制自动刷新速率。如前所述SDRAM需要定期刷新。这个字段通常设置为00禁用、01每64ms执行2048次刷新、104096次或118192次对应不同密度芯片如4K/8K刷新行的需求。错误配置会导致数据丢失。SRCD (RAS to CAS Delay): 设置tRCD参数即行激活ACT命令到读/写READ/WRIT命令之间的最小时钟周期数通常是2或3个时钟。SCL (CAS Latency): 设置tCL参数即发出读命令CAS信号有效到数据在数据总线上有效之间的时钟周期数常见值为2或3。这个值必须与SDRAM芯片规格严格匹配。IAM (Interleave Address Mode): 存储体交错模式使能。当使用多个存储体Bank时启用交错模式可以让控制器在一个存储体进行预充电或刷新时访问另一个存储体从而隐藏延迟提升带宽。它会影响地址线的映射关系。SMODE (SDRAM Mode): 这是操作模式选择器是本文的重点。它决定了当前控制器响应总线访问时将发出何种SDRAM命令。例如000代表正常读写模式010代表自动刷新模式等。我们通常只在初始化或特殊操作时切换此模式大部分时间它应处于正常读写模式000。注意配置SDCTLx寄存器通常需要在控制器初始化阶段、系统时钟稳定之后进行。在更改某些关键参数如刷新使能前有时需要先将SDRAM置于空闲Idle状态即所有存储体都处于预充电Precharged状态。2.2 SDRAM复位寄存器SDRST精准的复位脉冲控制输入资料中详细描述了SDRAM复位寄存器SDRST。这是一个只写寄存器地址为0x00221018。它的作用非常专一产生一个精确宽度的复位脉冲给SDRAM/SyncFlash控制器模块本身。位域解析位[31:30] - RST (Software Initiated Local Module Reset Bits)这是唯一有意义的用户可配置位。向这两位写入特定值会触发控制器产生一个本地复位脉冲。00无操作对SDRAM控制器无影响。01产生一个HCLKAHB总线时钟周期的复位脉冲。10产生一个HCLK周期的复位脉冲注意编码10和01效果相同这种设计有时是为了兼容性或保留未来扩展。11产生两个HCLK周期的复位脉冲。位[29:0]保留位。读取时应为0写入时应写入0。操作意图与场景 这个寄存器并非用于复位外部的SDRAM芯片而是复位处理器内部的SDRAM控制器逻辑。什么时候需要用它一个典型的场景是在系统深度睡眠唤醒后或者当软件怀疑SDRAM控制器内部状态机出现异常例如由于极端电压或温度波动导致时。通过发起一个短暂的复位脉冲可以将控制器的所有内部状态如行激活跟踪器、刷新计数器等恢复到一个确定的初始状态然后重新执行完整的SDRAM初始化序列。这是一种底层的“硬重启”机制。实操要点时序在写入RST位触发复位前最好确保没有正在进行的SDRAM访问。可以先让CPU访问一段片内SRAM或ROM。复位后执行复位后SDRAM控制器的配置寄存器如SDCTLx可能恢复为复位默认值通常是禁用状态必须重新配置这些寄存器并重新初始化连接的SDRAM芯片否则系统无法正常访问内存。脉冲宽度选择1个还是2个时钟周期的复位取决于控制器内部逻辑的复位恢复时间要求。手册中两者皆可通常使用01或10即可。如果发现1个周期复位后控制器状态不稳定可以尝试112个周期。2.3 杂项寄存器MISCELLANEOUS解决特定硬件连接问题杂项寄存器地址为0x00221014它是一个读/写寄存器主要用于解决特定内存配置下的地址线冲突问题尤其是在使用16位端口宽度的SyncFlash内存时。位域解析位31 - OMA (Multiplexed Address Override)复用地址覆盖使能。0MA0引脚输出由内部地址复用器产生的原始地址信号。1强制MA0引脚输出RMA0位0的值。此模式用于解决16位SyncFlash读设备ID时的地址冲突。位0 - RMA0 (MA0 Replacement)当OMA位为1时此位的值将输出到MA0引脚上。问题背景与解决方案 根据手册描述在16位内存端口配置下进行读访问时内部地址复用器产生的原始MA0信号总是0。这对于需要地址范围从0到3的SyncFlash“读设备ID”配置命令来说是个问题因为无法准确给出地址位A01的情况。 解决方案就是使用OMA和RMA0位。操作流程如下对应手册中的代码示例设置OMA1RMA01。这将强制MA0引脚输出高电平。向SyncFlash的特定地址例如0x0c000000执行读操作此时发出的地址中A0位实际上是1满足了SyncFlash读ID命令的时序要求。读取设备ID并进行验证。恢复设置OMA1RMA00 或直接设置OMA0释放对MA0的控制。经验之谈 这种设计体现了嵌入式硬件中的一种常见思路用软件可配置的“胶合逻辑”来解决硬件连接或协议上的特殊需求。在调试类似的不常见内存设备如早期的LPC Flash、PSRAM等时要特别注意数据手册中关于特殊配置序列的说明并检查控制器是否提供了类似的“后门”寄存器来满足这些序列的特定时序或信号要求。如果找不到可能就需要用GPIO来模拟这段特殊的访问序列这会让驱动变得复杂且低效。3. SDRAM控制器操作模式全解配置好寄存器相当于给交通警察定好了规则。而操作模式SMODE则是警察手里不同的“指挥手势”用来应对不同的交通状况内存访问需求。MC9328MXS的SDRAM控制器支持多种模式通过设置SDCTLx寄存器的SMODE字段进行切换。3.1 命令编码控制器的“语言词典”在深入每个模式前必须理解控制器与SDRAM芯片通信的“语言”——命令编码。如表19-10所示控制器通过组合片选CS#、行地址选通RAS#、列地址选通CAS#和写使能WE#这四条命令线的电平形成不同的命令。功能符号CS#RAS#CAS#WE#备注取消选择DSELHXXX无视该芯片空操作NOPLHHH常用作命令间的填充读READLHLHA100 触发突发读写WRITLHLLA100 触发突发写存储体激活ACTLLHH打开指定Bank的指定行突发终止TBSTLHHL提前结束突发传输预充电指定存储体PRELLHLA100关闭指定Bank预充电所有存储体PALLLLHLA101关闭所有Bank自动刷新CBRLLLH对所有Bank执行刷新模式寄存器设置MRSLLLL配置SDRAM内部模式寄存器提示A10线在预充电命令中起到“全部/单个”Bank的选择作用在读写命令中则用于控制是否在读写后自动预充电Auto Precharge。这是一个非常巧妙的一线多用设计。3.2 正常读写模式SMODE 000日常工作的主力这是最常用、也是默认的模式。所有处理器的常规内存加载Load和存储Store指令最终都会在这个模式下被控制器翻译成SDRAM的读写时序。核心流程页命中On-Page与页缺失Off-PageSDRAM的访问性能高度依赖于“局部性”。控制器内部会跟踪每个Bank最后被激活的行Page。当一个新的访问请求到来时地址比对控制器检查请求的Bank和Row地址是否与当前打开的Page一致。页命中On-Page如果一致说明要访问的数据就在当前已经打开的行中。此时控制器可以直接发出列地址CAS进行读/写省去了行激活ACT和等待tRCD的时间。这是性能最优的情况时序如图19-8和19-10所示。页缺失Off-Page如果不一致则必须先将当前活动的行关闭通过预充电命令PRE然后激活ACT新的行等待tRCD最后才能发出列地址。这个过程产生了额外的延迟如图19-7和19-9所示。如果之前另一个Bank的行是打开的控制器可能会先发一个PRE命令给那个Bank。读操作与CAS延迟tCL读命令READ发出后数据并不会立即出现在数据总线上。SDRAM芯片需要时间从存储阵列中读取数据并驱动到引脚上这个时间就是CAS延迟CL由SCL字段配置通常是2或3个时钟周期。在图19-7中tCL之后数据DATAA才有效。控制器内部会计算这个延迟并在正确的时钟边沿为CPU捕获数据。写操作与“无延迟”写入与读操作不同写操作WRIT是“零延迟”的相对于命令本身。如图19-11所示写命令WRIT和要写入的数据DATAA是在同一个时钟周期出现在总线上的。SDRAM芯片在内部锁存这些数据。这意味着写操作的时序约束比读操作简单但也要求数据总线必须与命令严格对齐。突发传输与终止SDRAM天生支持突发Burst传输。当CPU执行一条加载多个字LDM的指令且缓存使能时AHB总线会通过P_BURST信号告知控制器这是一个突发请求。控制器会启动一个突发读序列图19-9连续输出多个数据。SDRAM芯片在收到一个读命令后会在内部自动递增列地址连续输出数据直到遇到一个新的读/写命令访问另一个地址。一个预充电命令关闭当前行。一个显式的突发终止命令TBST。如图19-7和19-8所示在单次读操作后控制器会主动发出TBST来结束SDRAM内部的突发周期。但对于写操作手册明确指出控制器不会发出TBST。因此用户必须确保将SDRAM芯片的模式寄存器配置为单次突发写入或固定长度的突发否则可能导致写入错误。“单时钟周期写入”特性手册提到一个MC9328MXS的特性它支持“单时钟周期写入”。这与传统SDRAM突发写入内部自动递增地址不同。在此模式下控制器为每一个要写入的数据字都单独发出一个WRITE命令和对应的列地址。这要求ARM920T的数据缓存必须使能并且MMU将对应的SDRAM区域映射为可缓存的。这样当CPU执行缓存行的回写Write-Back时会触发一连串的写入控制器则以这种高效的单周期命令形式处理。这实际上是一种与CPU缓存子系统协同工作的优化。3.3 预充电命令模式SMODE 001关闭存储体的手术刀此模式用于手动控制SDRAM存储体的关闭。操作在该模式下任何对SDRAM地址空间的读或写访问都不会进行实际的数据传输而是被转换成一个预充电命令PRE。关键引脚A10发出的命令是预充电单个Bank还是所有Bank由SDRAM地址线A10的值决定。注意这里的“地址”是经过控制器转换后、输出到SDRAM芯片引脚上的地址而非CPU的原始地址。A10 0预充电由Bank地址选定的单个存储体图19-18。A10 1预充电所有存储体PALL图19-19。用途初始化序列在SDRAM上电初始化过程中在设置模式寄存器MRS之前必须确保所有Bank处于空闲预充电状态。手动管理在某些对功耗极其敏感的场景软件可以在预测到一段长时间内不会访问某个Bank手动将其预充电使其进入待机状态以节省功耗。调试与恢复当怀疑某个Bank状态异常时可以手动将其预充电以重置其状态。3.4 自动刷新模式SMODE 010手动的生命维持SDRAM需要定期刷新以保持数据。控制器硬件通常会自动处理见下文通用操作章节。但此模式允许软件手动触发一次或多次自动刷新CBR命令。操作在该模式下对SDRAM地址空间的访问会触发一个自动刷新周期。如果是写访问数据会被忽略。硬件保障控制器在发出刷新命令前会确保SDRAM处于空闲状态。如果有Bank是激活的它会先自动插入一个预充电所有PALL命令如图19-20所示然后再发刷新命令。这确保了刷新操作的原子性和安全性。用途初始化序列在SDRAM初始化的最后阶段通常需要执行一系列例如8次刷新操作来稳定存储单元然后才能进入正常模式。这时就需要使用此模式手动发起刷新。低功耗管理在进入某种深度睡眠模式前软件可能会先执行一次刷新确保数据安全然后再关闭控制器的自动刷新功能以省电。调试用于验证刷新电路是否工作正常。3.5 设置模式寄存器模式SMODE 011为SDRAM“定型”这是SDRAM初始化过程中最关键的一步。SDRAM芯片内部有一个模式寄存器Mode Register用于配置其核心工作参数如突发长度Burst Length 1, 2, 4, 8 或全页。突发类型Burst Type顺序Sequential或交错Interleaved。CAS延迟CAS Latency, CL 2或3。操作模式如标准操作、突发读/单写等。操作在此模式下对SDRAM地址空间的访问会触发一个模式寄存器设置MRS命令。要写入模式寄存器的数据是通过地址总线A[9:0], BA[1:0]传递的而不是数据总线。读或写访问均可触发数据总线内容被忽略。重要前提MRS命令必须在所有Bank都处于空闲预充电完成状态且满足行周期时间tRC后才能发出。手册特别强调控制器不保证在发出MRS命令前SDRAM已空闲。因此软件必须显式地先使用预充电命令模式SMODE001发出一个PALL命令并等待足够的时间tRPtRC然后再切换到MRS模式并发出命令。图19-21的状态图清晰地表明了从“激活”状态直接发起MRS命令是非法的。地址映射如何将突发长度、CAS延迟等参数值转换成具体的地址线电平需要仔细计算。这通常由驱动代码中的宏或函数完成手册第19.7.4节会提供示例。3.6 SyncFlash特定操作模式SyncFlash是一种兼容SDRAM接口的NOR Flash存储器。它扩展了SDRAM命令集增加了编程、擦除等特定命令。这些命令通常以三元组Triplet序列执行加载命令寄存器LCR - 激活ACT - 读/写READ/WRIT。SyncFlash加载命令模式此模式用于生成三元组中的第一个命令——LCR。当SMODE设置为此模式时一次内存访问会发出LCR命令。紧随其后的两次访问需切换回正常读写模式分别发出ACT和READ/WRIT从而完成一个完整的Flash操作如读ID、写配置寄存器等。图19-23展示了读配置寄存器的时序。SyncFlash编程模式这是一种硬件加速模式。当需要对Flash进行编程写入或检查状态时软件只需简单地写或读Flash的地址空间。控制器硬件会自动生成完整的三元组命令序列LCR-ACT-WRIT 或 LCR-ACT-READ如图19-24的状态图所示。这极大地简化了Flash驱动程序的编写提升了编程效率。图19-25和19-26分别展示了编程和读状态寄存器的时序。避坑指南使用SyncFlash时务必注意其命令三元组必须针对同一个Bank。如果在LCR命令中指定了Bank A那么后续的ACT和READ/WRIT命令也必须指向Bank A否则会导致不可预知的结果。这在手动使用加载命令模式时需要特别注意。4. 通用操作与硬件机制4.1 地址复用节省引脚的艺术SDRAM采用行列地址复用技术来减少芯片引脚。MC9328MXS的控制器也遵循这一设计但有其特点。复用策略控制器只复用在行、列周期中会发生变化的地址线。最高几位行地址A21-A25在列周期不被采样因此它们被分配到非复用地址总线上直接输出。这简化了内部多路复用器的设计。对齐规则控制器的复用地址总线MA与列地址对齐。这意味着MA0总是对应列地址的A1。这种对齐方式使得地址映射计算相对直观。交错模式的影响当启用存储体交错模式IAM1时为了优化不同Bank间的访问地址映射会发生一个2位的偏移以容纳Bank地址。表19-12和19-13是至关重要的参考表它们明确列出了在不同列地址宽度、内存位宽和交错模式下处理器地址线Axx与SDRAM芯片引脚Ax, BAx的对应关系。硬件工程师根据此表来连接电路板上的走线软件工程师则根据此表来理解地址空间的划分。计算公式页大小字节 2 ^ (列地址位数) × (内存位宽 / 8)。例如对于列地址10位、32位宽的内存页大小是 2^10 × 4 4096 字节4KB。密度字节 2 ^ (列地址位数 行地址位数) × (内存位宽 / 8)。例如10位列地址12位行地址32位宽密度为 2^(22) × 4 16MB。4.2 自动刷新硬件的后台守护者这是SDRAM控制器最重要的后台任务之一。一旦在SDCTLx寄存器中使能了自动刷新通过SREFR字段硬件就会接管一切。调度机制控制器内部有一个32kHz时钟域的定时器每隔31.25μs即32kHz时钟周期产生一个“刷新请求”事件。根据SREFR的配置01, 10, 11每次请求会安排1、2或4个连续的自动刷新CBR命令。执行过程当刷新请求到来时控制器会等待当前任何正在进行的SDRAM访问包括突发传输完成。然后它执行以下操作以一次刷新为例见图19-27如果需要先发出一个预充电所有PALL命令使所有Bank进入空闲状态。等待行预充电时间tRP。发出自动刷新CBR命令。等待行周期时间tRC。如果安排了多次刷新重复步骤3-4。刷新完成后释放总线控制权等待正常访问。仲裁与延迟刷新请求的优先级高于普通读写请求但低于正在进行的突发传输。如图19-28所示如果一个读写请求在刷新刚开始时到达它必须等待整个刷新序列完成。但刷新操作本身只占用SDRAM总线不影响访问其他外设如片内SRAM、Flash等。4.3 自刷新与掉电模式输入资料中提到了自刷新Self-Refresh和掉电Power-Down模式的命令编码它们是SDRAM的低功耗模式。自刷新在此模式下SDRAM芯片内部自己生成刷新时序外部控制器可以关闭时钟甚至降低电源。这对于系统待机Suspend to RAM至关重要。控制器通过发出特定的命令序列SLFRSH使SDRAM进入自刷新并通过另一个序列SLFRSHX将其唤醒。掉电模式一种更浅的节能模式SDRAM停止大部分内部电路但需要外部控制器维持刷新。控制器支持MC9328MXS的控制器支持生成进入/退出这些模式的命令。通常这需要软件通过配置寄存器来触发或者在某些低功耗状态如STOP模式下由硬件自动管理。5. 实战SDRAM控制器初始化与调试实录理解了原理和模式最终要落到代码和调试上。这里分享一个基于MC9328MXS的典型SDRAM初始化流程和常见问题排查。5.1 初始化序列步骤详解一个完整的SDRAM初始化序列必须严格按照芯片数据手册和控制器手册的时序要求进行。以下是通用步骤具体参数需根据你的SDRAM芯片调整假设我们使用一个64Mb 4 Banks 12行 8列 CL2的芯片供电与时钟稳定确保SDRAM电源和控制器时钟HCLK稳定。这是前提。配置引脚复用将连接到SDRAM的地址、数据、控制线引脚配置为SDRAM控制器功能而非GPIO。软件复位控制器可选如果需要向SDRST寄存器写入0x40000000RST01产生一个复位脉冲。基本控制器配置配置SDCTLx寄存器但先不使能刷新SREFR00。设置好行/列地址位数根据芯片、tRCDSRCD、tCLSCL等。此时控制器可能仍处于禁用状态。发送预充电所有命令设置SMODE 001预充电命令模式。向SDRAM地址空间执行一次写操作数据任意同时确保CPU地址映射到SDRAM后其A10对应SDRAM的A10为1。这会产生一个PALL命令。等待至少tRP时间查阅芯片手册例如20ns 换算成时钟周期后延时。执行多个自动刷新设置SMODE 010自动刷新模式。循环8次常见要求向SDRAM地址空间执行写操作。每次操作后等待至少tRC时间。设置模式寄存器设置SMODE 011设置模式寄存器模式。计算模式寄存器值。例如突发长度1 突发类型顺序 CAS延迟2 操作模式标准。这个值比如0x0020需要通过CPU地址来体现。向一个特定的SDRAM地址执行写操作。这个地址的位模式A[9:0], BA[1:0]必须精确对应你想要设置的模式寄存器值。这需要根据表19-12的映射关系进行计算。此操作会发出MRS命令。等待MRS命令完成通常需要几个时钟周期。切换到正常模式并启用刷新设置SMODE 000正常读写模式。修改SDCTLx寄存器使能自动刷新例如设置SREFR01对应4096行/64ms。至此SDRAM初始化完成可以正常访问。5.2 常见问题与排查技巧系统一访问SDRAM就死机或跑飞检查电源和时钟用示波器测量SDRAM的VDD和VDDQ电源是否干净、稳定。测量时钟SDCLK频率、幅值、抖动是否在规范内。检查初始化序列确认每一步的延时都足够。特别是从预充电到第一个刷新从最后一个刷新到MRS命令之间的tRC时间。延时不足是最常见的原因。检查模式寄存器值确认计算出的MRS值以及写入时生成的地址线电平完全符合SDRAM芯片手册的要求。一个比特的错误都可能导致异常。检查硬件连接对照表19-13逐线检查地址线、Bank选择线BA0, BA1的连接是否正确。特别是行/列地址复用线MA0-MAx的对应关系。系统运行不稳定偶尔出现数据错误检查时序参数tRCD,tCL,tRP,tRC在SDCTLx中的设置值是否大于等于SDRAM芯片在当前工作频率下的最低要求。留有一定余量比如加1个时钟周期可以增强稳定性。检查刷新配置SREFR字段设置是否正确例如对于8192行的芯片必须设置为11每64ms 8192次刷新。刷新不足会导致数据随时间丢失。检查PCB布线SDRAM总线属于高速信号布线不当会引起信号完整性问题过冲、振铃、串扰。检查数据线DQ、数据选通DQS是否等长是否有完整的参考平面终端电阻是否合适。电源噪声在SDRAM频繁活动时用示波器观察电源纹波是否过大。可能需要增加去耦电容。只能读写前一部分内存后一部分出错检查地址线映射这通常是行或列地址高位线A21-A25这些非复用地址连接错误或配置错误导致的。仔细核对表19-13确认你的内存配置大小、位宽对应的每一根地址线的连接。检查Bank地址线确认BA0和BA1的连接正确。访问不同Bank的数据出错很可能是Bank地址线接反或与某根地址线短路。使用SyncFlash时无法正确编程或读取ID检查杂项寄存器是否在读写ID前正确设置了OMA和RMA0位操作完成后是否恢复了设置检查命令序列是否严格遵循了LCR-ACT-READ/WRIT的三元组顺序是否保证了整个序列针对同一个Bank检查命令码确认LCR命令中通过地址线发送的操作码如0x40 for program, 0x70 for read status是正确的。调试这类问题一个逻辑分析仪或带有数字通道的示波器是必不可少的。用它抓取SDCLK, CS#, RAS#, CAS#, WE#, 地址线和数据线上的波形与手册中的时序图如图19-7至19-27进行比对可以非常直观地定位是命令序列错误、时序违反还是数据错误。从最基本的电源、时钟、复位查起再到初始化序列最后是运行时配置和信号质量按照这个顺序排查大部分SDRAM相关问题都能得到解决。