简介：这份资源是电工电子基础实验B的计数与分频电路实验报告，面向具备电工电子基础的大专院校学生与初学者，尤其适合计算机学院相关专业同学，用于掌握计数器设计、分频电路实现及序列信号生成等数字电路核心技能。资源包共1个PDF文件，大小约7.87MB，完整记录了实验目的、仪器设备、设计过程、电路图、仿真与手绘波形及实验小结，便于对照ISE 14.7仿真环境逐步理解各环节。报告围绕CB4CLE计数器采用置零法与置最大数法设计M=7计数器，设计N=5整数分频电路，并利用数据选择器产生“1110010”序列信号，配有状态转移表、反馈函数推导与卡诺图降维过程。已有259人学习，读者可借此熟悉反馈逻辑的准确性验证、波形观察与时序特性分析方法，为后续复杂数字系统设计积累可复用的实验思路与排错经验。

1. 计数与分频电路：一张从模值到波形的知识地图

数字电路实验里，计数与分频这一块最容易出现「原理图连对了、波形却不对」的情况。翻车点往往不在连线，而在反馈逻辑和状态边界。这份实验报告把三条主线串在一起：用 CB4CLE 计数器做 M=7 计数器（置零法与置最大数法各来一遍）、用模 5 电路做 N=5 整数分频、用八选一数据选择器配合模 7 计数产生「1110010」序列。三条线共用同一套底层能力——状态转移表怎么列、反馈函数怎么推、波形怎么读。复习时如果只背结论，换个模值就无从下手；把这张地图理顺，M 取任何值都能自己推。适合正在学数字电路、要交实验报告或备考的人，拿它当复习骨架。

2. 计数器设计：置零法与置最大数法的分水岭

计数器是整个实验的地基。CB4CLE 是带同步置数、异步置零能力的 4 位二进制计数器，M=7 的设计本质是「让 7 个状态循环、第 8 个状态被强行打断」。打断的方式不同，就分出置零法和置最大数法两条路。这两条路不是随便选，选错了波形能跑但状态数会差一，这是后面所有易错点的源头。

2.1 置零法：反馈信号一出现就清零

置零法的思路是让计数器自然数到某个「越界状态」，用这个状态产生清零信号，把计数器拉回 0。设计 M=7 时，状态序列是 0→1→2→3→4→5→6，第 7 个状态（二进制 0111）一出现就触发清零端，于是 0111 只存在一个极短的瞬态，不进入稳定循环。反馈函数从状态转移表里读：需要检测的状态是 Q2Q1Q0 = 111，取高两位相与即可，典型写法是L = Q2 · Q1（具体取哪几位取决于芯片的置零端有效电平与译码方式，报告里以实际状态表为准）。

// 置零法 M=7 的核心反馈逻辑（示意） // 计数器计到 7（111）时产生清零脉冲，使其回到 0 assign clr = Q2 & Q1 & Q0; // 检测越界状态 111 // 注意：clr 接到异步清零端时，111 只是瞬态，不构成稳定状态

这段代码的关键在注释里那句「瞬态」。异步清零意味着 111 出现后几乎立刻被抹掉，所以示波器上看到的是一个窄毛刺，而不是一个完整时钟宽的 7。参数上要盯两处：清零端是高有效还是低有效（决定用与门还是与非门），以及清零是否同步（同步清零会把 111 保持满一个时钟周期，状态数就变成 8 了）。这两点没确认，仿真波形和手绘波形对不上是常事。

2.2 置最大数法：用置数端把循环「接回去」

置最大数法不靠清零，而是让计数器数到最大值后，通过置数端把某个预设值装回去，形成闭环。M=7 时常见做法是让计数器在 6 之后回到 0，置数端 D3D2D1D0 全置 0，反馈信号取自「即将溢出」的状态。它和置零法最大的差别是：置数是同步动作，状态切换发生在时钟沿上，波形干净、没有毛刺，状态数也更好数。

梳理下来会发现，两种方法的分水岭不在电路复杂度，而在「你希望越界状态以什么形式消失」。置零法是「出现了再抹掉」，置最大数是「根本不让他出现」。做实验报告时把这两张状态转移表并排放，反馈函数一栏写清楚取的是哪几位，比抄一堆原理图有用得多。

2.3 状态转移表怎么列才不返工

状态转移表是整份报告的骨架，列错一行，后面反馈函数、原理图、波形全跟着错。正确顺序是：先定模值 M，写出 M 个稳定状态（0 到 M-1），再单独标出「越界状态」这一行并注明它是否稳定。以 M=7 置零法为例，稳定状态是 000 到 110 共 7 个，111 写在表尾并标注「瞬态/清零触发」。置最大数法则把 110 之后直接接回 000，表里不出现 111。很多同学把越界状态当成第 8 个稳定状态写进去，反馈函数就多译了一位，计数器直接变成模 8，这是最隐蔽的错。

3. 分频电路：N=5 整数分频的模值与占空比

分频和计数是同一件事的两面。N=5 整数分频，本质就是设计一个模 5 计数器，让输出每 5 个时钟周期翻转一次，输出周期变成输入的 5 倍。报告里用置 0 法实现，置数端全置 0，状态在 0→1→2→3→4 之间循环，反馈函数取L = Q2（计到 4 即 100 时产生回零信号）。这里有个容易被忽略的细节：分频比说的是周期倍数，不是状态个数随便凑，模 5 对应 5 分频，模 7 对应 7 分频，模值和分频比是 1:1 的。

3.1 模 5 状态表与反馈函数的对应关系

模 5 的稳定状态是 000、001、010、011、100 五个，101、110、111 都是越界态。置 0 法只需要检测第一个越界态 100 出现就清零，所以反馈函数取最高位 Q2 即可——Q2 变 1 的瞬间正好是计到 4 之后那一步。这个「取哪一位」不是拍脑袋，是看状态表里第一个越界态的二进制里哪一位最先跳变。模 5 取 Q2，模 7 取 Q2·Q1，模值越大反馈项越多，规律很稳。

// N=5 整数分频：模 5 计数器 + 输出翻转 // 计到 4（100）时清零，输出每 5 个时钟翻转一次 always @(posedge clk or posedge clr) begin if (clr) cnt <= 3'b000; else if (cnt == 3'b100) cnt <= 3'b000; // 越界态 100 回零 else cnt <= cnt + 1'b1; end assign clr = (cnt == 3'b100); // 反馈：检测第一个越界态 assign div_out = cnt[2]; // 用最高位做 5 分频输出

参数说明：cnt位宽取 3 位足够表示 0 到 4；clr的触发条件必须精确等于第一个越界态，写成>=会把后续状态也卷进来；div_out取cnt[2]得到的是占空比 2/5 的输出，若要求 50% 占空比，得在计到 2 时额外翻转一次，这是报告里没展开、但复习时必须补上的一点。

3.2 分频输出波形怎么读

仿真波形上，输入时钟是等间距方波，分频输出是它的 5 倍周期。读波形时先数「输入几个上升沿，输出才翻一次」，数出 5 就对了。手绘波形容易犯的错是把输出翻转点画在计数器回零的同一时刻，实际上输出翻转和计数器清零是两个动作，中间可能差半个周期，取决于你用哪一位做输出。示波器实测时还要注意探头接的是计数器输出还是分频输出，接错位置会看到「没分频」的假象，白折腾半天。

4. 序列信号产生：数据选择器与模 7 计数器的配合

「1110010」这个 7 位序列，产生方式是模 7 计数器驱动八选一数据选择器的地址端，数据端按序列预置，计数器每走一步，选择器就输出对应位。这是「计数器当指针、选择器当查表」的经典组合。序列长度 7 正好对应模 7，所以计数器状态 0 到 6 一一映射到序列的第 1 到第 7 位，地址 000 到 110 分别接 D0 到 D6，D7 不用。

4.1 从状态表到卡诺图降维

报告里提到「画卡诺图后降维」，这一步是把「地址→输出」的真值表化简成选择器数据端的接法。7 位序列对应 7 个最小项，卡诺图降维的意思是：把高位地址当选择条件、低位当数据输入，用更少的数据端实现同样的序列。实操上就是先列状态转移表（计数值、输出位一一对应），再把输出为 1 的地址圈出来，看能否用地址高位分组，把数据端接成常量 0/1 或某个地址位。降维做得好，八选一甚至能压到四选一，这是设计题里拉开差距的地方。

这张表是序列产生电路的全部真相，原理图只是它的图形化。复习时能默写出这张表，比背原理图管用十倍。

4.2 地址端与数据端的接线核对

接线核对有个笨但有效的办法：把计数值从 000 走到 110，逐个念出序列位，念到哪一位就看对应数据端接的是 0 还是 1，念完 7 位和「1110010」对上就说明接线没错。地址端 A2A1A0 接计数器 Q2Q1Q0，顺序反了序列会整体倒着走，波形看起来「有信号但不对」，这是最常见的翻车方式。另外选择器的使能端必须常有效，悬空或接反会导致输出恒为 0，仿真时表现为一条直线，别误判成计数器没工作。

5. 易错点排查：反馈逻辑、状态边界与波形误读

这一章是整份笔记里最该反复看的部分。实验报告里那句「反馈逻辑的准确性至关重要」不是客套，下面五条是梳理下来最高频的坑，每条按「为什么漏、怎么补」写清楚。

易漏点一：越界状态被当成稳定状态。为什么漏：列状态表时习惯从 0 数到 M，顺手把第 M+1 个状态也写进循环。怎么补：状态表最后一行单独标注「瞬态/越界」，并写明它是否出现在稳定循环里，反馈函数只对这一个状态译码。

易漏点二：清零端/置数端有效电平搞反。为什么漏：原理图上与门、与非门长得像，仿真时功能又「差不多能跑」。怎么补：查芯片引脚定义，确认是高有效还是低有效，反馈表达式末尾该不该加非号，用真值表验一遍再连线。

易漏点三：同步与异步混淆导致状态数差一。为什么漏：置零法和置最大数法混着用，没注意清零是异步、置数是同步。怎么补：异步清零的状态是瞬态、不占时钟周期；同步置数占满一个周期。设计前先确定用哪种，状态表按对应规则列。

易漏点四：分频输出取错位，占空比不对。为什么漏：以为「分频对了就行」，忽略占空比要求。怎么补：明确输出取哪一位，2/5 占空比和 50% 占空比接法不同，波形上数高电平持续了几个输入周期。

易漏点五：波形只看仿真不看实测。为什么漏：仿真波形干净，示波器有毛刺和延迟，一对就慌。怎么补：仿真验证逻辑，实测验证时序，两者对不上先查探头位置和触发沿，再回头查反馈逻辑，别一上来就改电路。

提示：这五条里前三条属于「设计期错误」，后两条属于「验证期错误」。设计期错误改一行逻辑就能救，验证期错误往往要重新搭电路，所以列状态表那一步多花十分钟，后面省两小时。

6. 复习清单：从模值反推电路的自查流程

复习这一块，最有效的不是重读报告，而是拿一个没做过的模值现场推一遍。我的习惯是固定走五步：定模值、列状态表、推反馈函数、画接线、对波形。下面这张清单可以直接抄去当自查表用。

拿 M=6 练手：稳定状态 000 到 101，第一个越界态 110，反馈取 Q2·Q1，置零法下 110 是瞬态。再拿 N=3 分频练：模 3 状态 00、01、10，越界态 11，反馈取 Q1。两题推完，置零法和置最大数法各画一遍，基本就稳了。最容易忽略的是「反馈函数取位」和「有效电平」这两步的联动——取位对了但忘了加非号，电路照样不工作，这种错仿真时表现为计数器停在某个值不动，看到这现象先回去查非号。

从那以后我每次做计数分频类设计，都强制先默写状态表再动原理图，波形对不上时先怀疑反馈逻辑而不是先怀疑芯片。希望这份梳理帮到你，需要完整实验记录（含各电路原理图、仿真与示波器波形、UCF 约束）的话，按文末方式获取即可。

本文还有配套的精品资源，点击获取